FPGA SoC 的 RISC-V 固件开发全攻略二开发环境搭建与工具链避坑本文是《FPGA SoC 的 RISC-V 固件开发全攻略》专栏第 2 篇。上一篇第 1 篇《PH1P35 开发避坑指南》 下一篇第 3 篇《RISC-V MCU 启动流程深入解析》一、FPGA SoC 固件开发环境长什么样FPGA SoC片上集成了 FPGA 逻辑 RISC-V 硬核 MCU的固件开发和纯 MCU 开发有一个本质区别需要同时维护两条工具链。侧工具产出物FPGA 逻辑侧FPGA 开发工具综合、布局布线、生成位流位流文件bitstream 硬件配置头文件MCU 软件侧RISC-V 交叉编译工具链 SDK固件二进制bin/elf调试下载JTAG 调试器 烧写工具下载到 Flash / 在线调试三个环节环环相扣任何一个环节配置不一致都会出问题。下面按环境搭建 → 编译运行模式 → 下载调试 → 常见避坑的顺序展开。二、环境搭建三件事2.1 软件版本严格同步FPGA 工具和 MCU 软件工具必须版本配套否则生成的硬件配置头文件与 SDK 对不上编译或运行时会出各种莫名错误。经验新装环境时先确认 FPGA 工具与 MCU 软件工具的官方推荐配套版本不要一个用新版一个用旧版。这是我用的比较稳定的TD和FD版本2.2 工程命名与路径工程名称和路径只用纯英文字母不要有中文、空格、特殊字符。路径不要太长过长的路径在某些工具里会触发未知问题。2.3 驱动与硬件检查驱动安装烧写/调试器通常需要 USB 驱动部分转换器驱动可以跳过只装必须的那一个。硬件自检上电前用万用表量一遍板子关键电压点用示波器确认板载晶振起振正常常见为 25MHz。很多编译通过但下载没反应的问题根子在硬件供电或时钟没起来。三、编译运行模式ddr 与 flash_ddr 的区别这是 FPSoC 固件开发最容易搞混的地方。RISC-V MCU 的固件通常有两种编译/运行模式模式代码执行位置特点ddr 模式代码加载到 DDR 执行主要用于在线调试速度受限flash_ddr 模式启动时从 Flash 拷贝到 DDR 再执行用于实际产品运行上电自启动踩坑记录ddr 模式编译的 bin 文件异常巨大可能达 GB 级这是工具链的一个已知问题正常应该用 flash_ddr 模式编译产物只有几十 KB。两种模式编译出的固件行为不同直接对比 ddr 模式和 flash_ddr 模式下的打印/运行结果时要意识到它们走的启动路径不一样。四、下载与调试4.1 两条路径下载到 Flash 运行 vs 在线调试路径用途注意点下载到 Flash 运行验证上电自启动、最终固件需要正确配置复位向量与链接脚本一致在线调试运行单步/断点调试有一定概率失败失败时重启再试必要时重连调试器4.2 烧写位流 固件FPGA SoC 上电流程是FPGA 先加载位流 → 进入用户模式 → MCU 再启动。所以烧写时要把位流文件和固件文件都写入 Flash且两者的分区不能冲突。位流文件通常较大需预留足够空间。MCU 的复位向量Reset Vector位置要和链接脚本里的地址同步修改否则 MCU 从错误地址取指表现为下载成功但没反应。五、工具链常见避坑清单以下是在实际开发中踩过、且有一定通用性的工具链坑整理成清单#现象处理1烧写器找不到设备可能是 JTAG 被锁定需先解锁设备2配置文件与位流文件不匹配硬件配置文件如 .hpf和位流文件必须对应配置文件可解压得到位流3下载成功但 MCU 无打印检查复位向量配置、运行模式是否 flash_ddr、串口配置4在线调试不稳定、多次失败调低调试器的adapter 频率再试5烧写工具界面打不开删除烧写工具的本地配置文件后重试6时钟频率不对确认 SDK 提供的时钟频率获取接口返回值是否正确必要时手动修正7Flash 访问速度偏低Flash 的 SPI 时钟有上限提速需调整分频并实测验证8需要多套工程最小系统与完整板级常需两套工程分别维护通过切换工程导出不同硬件配置六、一个值得注意的 SDK 细节开发中曾遇到打印出的时钟频率不对的问题最终定位到SDK 提供的时钟频率获取函数返回值有误对真实主频做了多余的缩放。这类 SDK 层的小 bug 在早期版本里并不少见。排查思路先确认芯片实际主频看时钟树/PLL 配置再看 SDK 返回的时钟频率值是否与之相符若不符检查相关函数实现手动修正返回值。AL_U64AlSys_GetTimerFreq(AL_VOID){externAL_U64 SystemCoreClock;//return SystemCoreClock / 5;returnSystemCoreClock;}这个案例的通用教训是不要盲目相信 SDK 的返回值尤其在时钟、定时器这类影响全局时序的地方要拿示波器或实际延时来交叉验证。七、小结FPGA SoC 固件开发的环境搭建核心是抓住三点版本配套FPGA 工具与 MCU 工具链版本同步模式清晰分清 ddr调试与 flash_ddr运行两种编译模式别拿调试产物当正式固件复位向量对齐MCU 复位向量、链接脚本、Flash 分区三者必须一致这是下载成功但跑不起来最常见的根因。把环境这关过了后面驱动、网络、升级的开发才能顺利进行。本文仅介绍 FPGA SoC 固件开发的通用环境搭建经验不涉及任何具体项目或产品的私有实现。 FPGA SoC 的 RISC-V 固件开发全攻略（二）：开发环境搭建与工具链避坑
FPGA SoC 的 RISC-V 固件开发全攻略二开发环境搭建与工具链避坑本文是《FPGA SoC 的 RISC-V 固件开发全攻略》专栏第 2 篇。上一篇第 1 篇《PH1P35 开发避坑指南》 下一篇第 3 篇《RISC-V MCU 启动流程深入解析》一、FPGA SoC 固件开发环境长什么样FPGA SoC片上集成了 FPGA 逻辑 RISC-V 硬核 MCU的固件开发和纯 MCU 开发有一个本质区别需要同时维护两条工具链。侧工具产出物FPGA 逻辑侧FPGA 开发工具综合、布局布线、生成位流位流文件bitstream 硬件配置头文件MCU 软件侧RISC-V 交叉编译工具链 SDK固件二进制bin/elf调试下载JTAG 调试器 烧写工具下载到 Flash / 在线调试三个环节环环相扣任何一个环节配置不一致都会出问题。下面按环境搭建 → 编译运行模式 → 下载调试 → 常见避坑的顺序展开。二、环境搭建三件事2.1 软件版本严格同步FPGA 工具和 MCU 软件工具必须版本配套否则生成的硬件配置头文件与 SDK 对不上编译或运行时会出各种莫名错误。经验新装环境时先确认 FPGA 工具与 MCU 软件工具的官方推荐配套版本不要一个用新版一个用旧版。这是我用的比较稳定的TD和FD版本2.2 工程命名与路径工程名称和路径只用纯英文字母不要有中文、空格、特殊字符。路径不要太长过长的路径在某些工具里会触发未知问题。2.3 驱动与硬件检查驱动安装烧写/调试器通常需要 USB 驱动部分转换器驱动可以跳过只装必须的那一个。硬件自检上电前用万用表量一遍板子关键电压点用示波器确认板载晶振起振正常常见为 25MHz。很多编译通过但下载没反应的问题根子在硬件供电或时钟没起来。三、编译运行模式ddr 与 flash_ddr 的区别这是 FPSoC 固件开发最容易搞混的地方。RISC-V MCU 的固件通常有两种编译/运行模式模式代码执行位置特点ddr 模式代码加载到 DDR 执行主要用于在线调试速度受限flash_ddr 模式启动时从 Flash 拷贝到 DDR 再执行用于实际产品运行上电自启动踩坑记录ddr 模式编译的 bin 文件异常巨大可能达 GB 级这是工具链的一个已知问题正常应该用 flash_ddr 模式编译产物只有几十 KB。两种模式编译出的固件行为不同直接对比 ddr 模式和 flash_ddr 模式下的打印/运行结果时要意识到它们走的启动路径不一样。四、下载与调试4.1 两条路径下载到 Flash 运行 vs 在线调试路径用途注意点下载到 Flash 运行验证上电自启动、最终固件需要正确配置复位向量与链接脚本一致在线调试运行单步/断点调试有一定概率失败失败时重启再试必要时重连调试器4.2 烧写位流 固件FPGA SoC 上电流程是FPGA 先加载位流 → 进入用户模式 → MCU 再启动。所以烧写时要把位流文件和固件文件都写入 Flash且两者的分区不能冲突。位流文件通常较大需预留足够空间。MCU 的复位向量Reset Vector位置要和链接脚本里的地址同步修改否则 MCU 从错误地址取指表现为下载成功但没反应。五、工具链常见避坑清单以下是在实际开发中踩过、且有一定通用性的工具链坑整理成清单#现象处理1烧写器找不到设备可能是 JTAG 被锁定需先解锁设备2配置文件与位流文件不匹配硬件配置文件如 .hpf和位流文件必须对应配置文件可解压得到位流3下载成功但 MCU 无打印检查复位向量配置、运行模式是否 flash_ddr、串口配置4在线调试不稳定、多次失败调低调试器的adapter 频率再试5烧写工具界面打不开删除烧写工具的本地配置文件后重试6时钟频率不对确认 SDK 提供的时钟频率获取接口返回值是否正确必要时手动修正7Flash 访问速度偏低Flash 的 SPI 时钟有上限提速需调整分频并实测验证8需要多套工程最小系统与完整板级常需两套工程分别维护通过切换工程导出不同硬件配置六、一个值得注意的 SDK 细节开发中曾遇到打印出的时钟频率不对的问题最终定位到SDK 提供的时钟频率获取函数返回值有误对真实主频做了多余的缩放。这类 SDK 层的小 bug 在早期版本里并不少见。排查思路先确认芯片实际主频看时钟树/PLL 配置再看 SDK 返回的时钟频率值是否与之相符若不符检查相关函数实现手动修正返回值。AL_U64AlSys_GetTimerFreq(AL_VOID){externAL_U64 SystemCoreClock;//return SystemCoreClock / 5;returnSystemCoreClock;}这个案例的通用教训是不要盲目相信 SDK 的返回值尤其在时钟、定时器这类影响全局时序的地方要拿示波器或实际延时来交叉验证。七、小结FPGA SoC 固件开发的环境搭建核心是抓住三点版本配套FPGA 工具与 MCU 工具链版本同步模式清晰分清 ddr调试与 flash_ddr运行两种编译模式别拿调试产物当正式固件复位向量对齐MCU 复位向量、链接脚本、Flash 分区三者必须一致这是下载成功但跑不起来最常见的根因。把环境这关过了后面驱动、网络、升级的开发才能顺利进行。本文仅介绍 FPGA SoC 固件开发的通用环境搭建经验不涉及任何具体项目或产品的私有实现。