【极速入门数模电路】CMOS推挽原理、TTL/CMOS电平详解、七大基础逻辑门

一、单N-MOS管的致命缺陷为什么需要CMOS电路单MOS管无法直接用于数字逻辑电路存在严重短板输入高电平N-MOS导通输出直接接GND输出稳定低电平输入低电平N-MOS截止输出端悬空开路状态无稳定高电平输出新手误区单纯依靠上拉电阻输出高电平驱动能力极弱、抗干扰差、无法满足数字芯片电平标准不能用于大规模逻辑电路。二、CMOS推挽电路诞生完美解决高低电平输出问题2.1电路结构采用1个P-MOS上管 1个N-MOS下管互补配对栅极G合并为同一个输入端形成互补推挽结构。2.2工作逻辑互补导通永不直通输入高电平下管N-MOS导通、上管P-MOS截止 → 输出稳定低电平输入低电平上管P-MOS导通、下管N-MOS截止 → 输出稳定高电平核心优势高低电平输出强劲、无悬空状态、驱动能力强、电压驱动零静态功耗是所有CMOS数字芯片的基础架构。2.3 TTL与CMOS电路核心区分重点必考电路类型核心器件驱动方式代表芯片系列TTL三极管互补推挽电流驱动、有静态功耗74系列CMOSNMOSPMOS互补推挽电压驱动、超低功耗CD40系列、单片机、CPU名词辨析日常听到的CMOS图像传感器和本章节CMOS电路不是同一事物只是共用MOS管制造工艺切勿混淆。三、TTL与CMOS电平标准5V供电——硬件接线禁忌核心结论TTL和CMOS电平不兼容严禁直接混用对接否则电路逻辑错乱、无法正常工作。3.1 TTL电平标准74系列芯片输入低电平0V ~ 0.8V输入高电平2.0V ~ 5.0V空白不确定区间0.8V ~ 2.0V保持原有状态不响应输出低电平≤ 0.4V输出高电平≥ 2.4V3.2 CMOS电平标准CD40系列、单片机输入低电平0V ~ 1.5V输入高电平3.5V ~ 5.0V输出低电平≤ 0.5V输出高电平≥ 4.45V3.3不兼容原因实战踩坑点TTL输出高电平仅2.4V以上典型值3V该电压处于CMOS的非高非低空白区间CMOS无法识别为高电平直接导致电路逻辑失效。四、思维跃迁从硬件电平→计算机二进制逻辑学好数字电路的核心是跳出「电压、电流、电阻」的硬件思维切换为二进制逻辑运算思维低电平 二进制0高电平 二进制14.1二进制通俗原理十进制逢十进一二进制逢二进一只有0、1两个数值是所有计算机、单片机运算的底层语言。4.2最基础逻辑单元CMOS反相器非门前文的CMOS推挽电路本质就是非门反相器是数字电路最小单元输入 0 → 输出 1输入 1 → 输出 0逻辑定义非运算电平/数值反转。电路构成仅需2个MOS管电路符号三角形输出端小圆圈圆圈代表反转。五、双输入基础逻辑门4个MOS管构成单输入非门无法实现复杂运算通过4个MOS管重新组合电路形成两大核心双输入逻辑门与非门、或非门。5.1与非门NAND逻辑规则全1出0有0出1A1、B1 → 输出0A、B任意一个为0 → 输出15.2或非门NOR逻辑规则全0出1有1出0A0、B0 → 输出1A、B任意一个为1 → 输出0六、七大完整逻辑门积木式组合原理以「非门、与非门、或非门」为基础通过串联非门、电路重组衍生出全部7种基础逻辑门所有芯片、CPU均由其组合而成。1.非门NOT单输入反转输出输入0出1输入1出02.与门AND与非门串联非门抵消反转规则全1出1有0出03.或门OR或非门串联非门抵消反转规则有1出1全0出04.与非门NAND全1出0有0出1通用万能门可组合出所有逻辑5.或非门NOR全0出1有1出06.异或门XOR规则异同出1相同出0AB状态不一致输出1一致输出0多用于加法运算、数据校验7.同或门XNOR异或门串联非门规则相同出1异同出0多用于匹配检测